|
maruCc(TM)シリーズ第6弾
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
 |
シリーズ初、Dual FPGA搭載。 |
|
ユーザーのあらゆる要望にこたえる豊富な分岐命令。 |
|
外部割込み機能搭載。 |
|
7セグメントＬＥＤによる、わかりやすいインターフェイス。 |
|
ナイトライダー命令を標準装備。 |
| 製品仕様 | オプション | 命令一覧 | 設計製作工数 | 開発者コメント |
製品仕様 【CELICA】
| 設計方式 | ３段パイプラインＲＩＳＣ |
|---|---|
| 命令形式 | ２アドレスロードストア方式１６ビット命令 |
| レジスタ数 | ８ビット汎用レジスタ ４個 |
| 算術論理演算回路 | ８ビットＡＬＵ １個 |
| 内部バス | ８ビット ３系統 |
| 外部バス | １６ビット命令バス, ８ビットデータバスの２系統 （ハーバードアーキテクチャ） |
| 主記憶 | ２５６×２バイト（命令メモリ）＋２５６バイト（データメモリ） |
| ＣＰＵ動作可能 最高周波数 |
28.571ＭＨｚ（推定） |
| ＦＰＧＡ | Xilinx 4010PG191 （４００中２４１ＣＬＢを使用） Xilinx 4010PG191 （４００中１５ＣＬＢを使用） |
| 周辺ＴＴＬ数 | ２９個（７４シリーズ） |
| 入出力 | トグルスイッチ２２個， ＬＥＤ１０個， ７セグメントＬＥＤ１個 |
| アプリケーション | ユークリッドの互除法, ナイトライダー |
オプション
- 【ＳＳ-Ｉ】 CELICA専用アセンブラ
- yacc/lex によるＣＥＬＩＣＡ専用アセンブラ。任意のプログラムカウンター値に対応。10進数、16進数による入力が可能。ただし、ラベルには対応していません。
動作環境：Indy。
命令一覧
| 略記号 | アドレスモード | 命令機能 | |
|---|---|---|---|
| HLT | 00 | 00 | HaLT |
| LD | {reg} | {mem} | LoaD |
| ST | {reg} | {mem} | STore |
| CPY | {reg} | {reg} | CoPY |
| ADD | {reg} | {reg} | ADD |
| ADI | {reg} | {imm} | ADd Immediate |
| SUB | {reg} | {reg} | SUBtract |
| SBI | {reg} | {imm} | SuBtract Immediate |
| CMP | {reg} | {reg} | CoMPare |
| CPI | {reg} | {imm} | ComPare Immediate |
| SLL | {reg} | 00 | Shift Left Logically |
| SRL | {reg} | 00 | Shift Right Logically |
| BA | 00 | {imm} | Branch Always |
| BV | 00 | {imm} | Branch on oVerflow |
| BZ | 00 | {imm} | Branch on Zero |
| BNZ | 00 | {imm} | Branch on Not Zero |
| BN | 00 | {imm} | Branch on Negative |
| BZP | 00 | {imm} | Branch on Zero or Positive |
| BP | 00 | {imm} | Branch on Positive |
| BZN | 00 | {imm} | Branch on Zero or Negative |
| BC | 00 | {imm} | Branch on Carry |
| BNC | 00 | {imm} | Branch on Not Carry |
| BGE | 00 | {imm} | Branch on Greater than or Equal |
| BGT | 00 | {imm} | Branch on Greater Than |
| BLE | 00 | {imm} | Branch on Less than or Equal |
| BLT | 00 | {imm} | Branch on Less Than |
設計製作工数
| システム分析/設計 | ： | 2週 | |
| CAD | ： | 7週 | |
| ボードの設計 | ： | 3週 | |
| デバッグ | ： | 4週 | |
| 稼働日 | ： | 平成10年7月3日 (ボード) 平成10年8月4日 (CPU) | |
開発者コメント
基板の作成まで、すごい順調だったのだが、DMAが終わってからのデバッグにすごい時間がかかったのが悔しい。当初の予定では、いまだ完成とは言えないが、実験の課題はクリアしているので、よしとしようと思う。
夏休みに突入した事も、過去を振り返った時のいい笑い話になるだろうし。
開発：上野友宏 ・ 協力：河野陽一