マシンの概要：
開発コード名： ｍａｒｕＣｃ０９
設計者： 大田 幸一（共同製作者：松本 貴守）
稼働日： １９９８年８月３日（月）
方式設計： ３段パイプラインＲＩＳＣ
命令形式：２アドレス方式１６ビット命令が２８個
セールスポイント：
完全なインターロック機構搭載
内部割り込み機能搭載（オーバーフローに対応）
２の補数の加算・減算
マシンの構成：
レジスタ数： ８ビット汎用レジスタ４個
算術論理演算回路： ８ビットＡＬＵ１個
内部バス： ８ビット３系統
外部バス： １６ビット命令バス, ８ビットデータバスの２系統（ハーバードアーキテクチャ）
主記憶： ２５６×２バイト（命令メモリ）＋２５６バイト（データメモリ）
ＣＰＵ動作可能最高周波数： ４３.５ＭＨｚ（推定）
ＦＰＧＡ： Ｘｉｌｉｎｘ４０１０ＰＧ１９１
周辺ＴＴＬ数： ３０個（７４シリーズ）
入出力：トグルスイッチ２１個, ＬＥＤ１０個
アプリケーション： ユークリッドの互除法
設計製作工数：
システム分析／設計： ２週（実労９日）
ＣＡＤ： ５週（実労２１日）
ボードの設計／製作： ４週（実労１５日）
デバッグ： ４週（実労１８日）
コメント：
辛かったけど動いたとき嬉しかった
Verilog HDLとFPGAを使った情報工学実験City-1の1998年度
マイクロコンピュータ設計教育環境City-1
