マシンの概要：
開発コード名： ｍａｒｕＣｃ１７
設計者： 齋藤剛博（共同製作者：井上哲也）
稼働日： １９９８年７月１７日（金）
方式設計： ３段パイプラインＣＩＳＣ
命令形式：１アドレス方式（アキュムレータ方式）８ビット命令が３２個
セールスポイント：
完全なインターロック機構搭載
多彩な分岐命令
２の補数による演算
マシンの構成：
レジスタ数： ８ビット汎用レジスタ８個
算術論理演算回路： ８ビットＡＬＵ１個
内部バス： ８ビット３系統
外部バス： ８ビット命令バス, ８ビットデータバスの２系統（ハーバードアーキテクチャ）
主記憶： ２５６バイト（命令メモリ）＋２５６バイト（データメモリ）
ＣＰＵ動作可能最高周波数： ６２.５ＭＨｚ（推定）
ＦＰＧＡ： Ｘｉｌｉｎｘ４０１０ＰＧ１９１（４００中３８１ＣＬＢを使用）
周辺ＴＴＬ数： ２６個（７４シリーズ）
入出力：トグルスイッチ３２個, ＬＥＤ１０個
アプリケーション： ユークリッドの互除法
設計製作工数：
システム分析／設計： ２週（実労５日）
ＣＡＤ： ５週（実労２０日）
ボードの設計／製作： ２週（実労６人日）
デバッグ： ２週（実労７日）
コメント：
エラーLEDが意味なく光るというバグがでてデバッグに時間がかかった。
Verilog HDLとFPGAを使った情報工学実験City-1の1998年度
マイクロコンピュータ設計教育環境City-1
