マシンの概要：
開発コード名： ｍａｒｕＣｃ１８
設計者： 齊藤 忠志（共同製作者：松浦 健一）
稼働日： １９９８年７月１７日（金）
方式設計： ３段パイプラインＲＩＳＣ
命令形式：３アドレス方式１６ビット命令が４０個
セールスポイント：
完全なインターロック機構搭載
内部割り込み機能搭載（オーバーフローに対応）
マシンの構成：
レジスタ数： ８ビット汎用レジスタ５個
算術論理演算回路： ８ビットＡＬＵ１個
内部バス： ８ビット３系統
外部バス： １６ビット命令バス, ８ビットデータバスの２系統（ハーバードアーキテクチャ）
主記憶： ２５６×２バイト（命令メモリ）＋２５６バイト（データメモリ）
ＣＰＵ動作可能最高周波数： ４７.６１９ＭＨｚ
ＦＰＧＡ： Ｘｉｌｉｎｘ４０１０ＰＧ１９１（４００中２５６ＣＬＢを使用）
周辺ＴＴＬ数： ２６個（７４シリーズ）
入出力：トグルスイッチ２１個, ＬＥＤ１０個
アプリケーション： ユークリッドの互除法
設計製作工数：
システム分析／設計： ２週（実労５日）
ＣＡＤ： ５週（実労２０日）
ボードの設計／製作： ２週（実労６日）
デバッグ： ３週（実労６日）
コメント：
大変、苦労した。
しかし、動いた時はとても感動した。
Verilog HDLとFPGAを使った情報工学実験City-1の1998年度
マイクロコンピュータ設計教育環境City-1
