マシンの概要：
開発コード名： ｍａｒｕＣｃ２４（愛称 無し）
設計者： 竹岡 義典（共同製作者：江島 悠）
稼働日： １９９８年７月２４日（金）
方式設計： ３段パイプラインＲＩＳＣ
命令形式：２アドレス方式１６ビット命令が７個
セールスポイント：
完全なインターロック機構搭載
内部割り込み機能搭載（オーバーフローに対応）
２の補数加算／減算
ボードからはみ出た配線
マシンの構成：
レジスタ数： ８ビット汎用レジスタ４個
算術論理演算回路： ８ビットＡＬＵ１個
内部バス： ８ビット３系統
外部バス： １６ビット命令バス, ８ビットデータバスの２系統（ハーバードアーキテクチャ）
主記憶： ２５６×２バイト（命令メモリ）＋２５６バイト（データメモリ）
ＣＰＵ動作可能最高周波数： ４５.４５５ＭＨｚ
ＦＰＧＡ： Ｘｉｌｉｎｘ４０１０ＰＧ１９１（４００中１８２ＣＬＢを使用）
周辺ＴＴＬ数： ２６個（７４シリーズ）
入出力：トグルスイッチ２１個, ＬＥＤ １０個
アプリケーション： ユークリッドの互除法
設計製作工数：
システム分析／設計： ２週（実労４日）
ＣＡＤ： ５週（実労２０日）
ボードの設計／製作： ３週（実労７日）
デバッグ： ３週（実労５日）
コメント：
この経験でとても勉強になった。
Verilog HDLとFPGAを使った情報工学実験City-1の1998年度
マイクロコンピュータ設計教育環境City-1
