マシンの概要：

開発コード名： ｍａｒｕＣｃ２９（愛称：CLAVIA 2.0GT）
設計者： 浜崎大輔（共同製作者：平池晋也）
稼働日： １９９８年８月１０日（月）
方式設計： ３段パイプラインＲＩＳＣ
命令形式：アキュムレータ方式１３ビット命令が３２個
セールスポイント：

完全なインターロック機構搭載
内部割り込み機能搭載（オーバーフローに対応）
かけ算・割り算命令搭載
７セグメントＬＥＤ２個搭載
クロック数を変えるディップスイッチ搭載
マシンの構成：

レジスタ数： ８ビット汎用レジスタ５個（アキュムレータを含む）
算術論理演算回路： ８ビットＡＬＵ１個
内部バス： １２ビット１系統, ８ビット２系統
外部バス： １６ビット命令バス, １２ビットデータバスの２系統（ハーバードアーキテクチャ）
主記憶： ２５６×２バイト（命令メモリ）＋４０９６バイト（データメモリ）
ＣＰＵ動作可能最高周波数： ３３ＭＨｚ（推定）
ＦＰＧＡ： Ｘｉｌｉｎｘ４０１０ＰＧ１９１（４００中４００ＣＬＢを使用）
周辺ＴＴＬ数： ３６個（７４シリーズ）
入出力：トグルスイッチ２５個, ＬＥＤ１０個, ７セグメントＬＥＤ２個
アプリケーション： ユークリッドの互除法
設計製作工数：

システム分析／設計： ２週（実労５日）
ＣＡＤ： ５週（実労２０日）
ボードの設計／製作： ２週（実労８人日）
デバッグ： ２週強（実労１０日）
コメント：

かけ算・割り算命令のためにゲートが足りなくなって、小さくするのが大変だった。でも、動いたときは感動的だった。


Verilog HDLとFPGAを使った情報工学実験City-1の1998年度


マイクロコンピュータ設計教育環境City-1