レジスタ数: 8ビット汎用レジスタ6個
算術論理演算回路: 8ビットALU1個, 8ビットバレルシフタ1個
内部バス: 8ビット3系統
外部バス: 16ビット命令バス, 8ビットデータバスの2系統(ハーバードアーキテクチャ)
主記憶: 256×2バイト(命令メモリ)+256バイト(データメモリ)
CPU動作可能最高周波数: 40MHz(推定)
FPGA: Xilinx4010PG191(400中346CLBを使用)
周辺TTL数: 25個(74シリーズ)
入出力:トグルスイッチ18個, LED12個
アプリケーション: ユークリッドの互除法(負の数、零にも対応)
|