English


広島市立大学・情報科学部・情報工学科・学部3年の情報工学実験
マイクロコンピュータ設計教育環境City-1(シティー・ワン)の実施2年目

〜1997年(平成9年)度のCity-1:maruCb FPGAコンピュータ〜





ビデオCity-1で広島市立大学・情報科学部・情報工学科3年生を対象に高橋隆一が実施したマイクロコンピュータ設計教育環境City-1の最初の3年間(1996-1998)を紹介しています.




この年のCity-1は秋に制作した広島市立大学・情報科学部・情報工学科を紹介するビデオでも紹介しています.筆者(高橋隆一)はBGMの他,撮影と語り(ナレーション)の半分も担当しました.


「3年生になると,一人一台,思い思いのコンピュータを設計し,製作するという実験を行います」と本マイクロコンピュータ設計教育City-1を紹介するナレーションは筆者自身によるものです.

2007年(平成19年)4月に浅田尚紀(あさだ・なおき)学長による情報科学部の組織改編が行われ,この学科紹介ビデオを創った情報工学科は無くなりました.

City-1の舞台裏に興味のある方は広島市大・助教授/准教授時代の高橋隆一をご訪問下さい.




実施2年目は履修登録した情報工学科3年生54人のうちの47人が,課題として指定したユークリッドの互除法を走らせるまでの達成度を示しました.47人のうち28人はパイプラインRISCを完成させ,19人がパイプラインCISCを完成させました.スループットはCISCもRISCも1命令1クロックでした.

命令数は23個〜85個と様々でした.オペランドは2〜3アドレス方式でした.レジスタ数は4〜16個と様々でした.インストラクションの幅は16ビット,データの幅は8ビットが主流でした.アドレスバスの幅はインストラクションとデータで独立した15ビットずつの2系統,計30ビットの幅をもち,インストラクションの幅は24ビット,データの幅は16ビットというコンピュータも設計され製作されました.

この年は3段パイプラインのCISCマシンの記述例,CISC-3を書き下して情報工学科の3年生54人全員に提供しました.CISC-3は論理合成は可能だが完結してはいないレジスタ転送レベル(register transfer level),略してRTLでの動作記述で, Verilog HDLの9個のモジュールからなる639行という記述量でした.半クロックで命令をフェッチし, 次の半クロックでデコードを行ない,次の1クロックで実行を行なう,2相のクロック信号を用いた設計でした.「こんな設計なら改造したい」と思わせる,意図的に下手な設計をした3段パイプラインCISCの動作記述でした.

CISC-3では後に静的オートマトン記述(static state machine description),略してSSMDと名づけた,Verilog HDLによるオートマトン記述を行っていました.ここに「オートマトン記述」は状態単位にレジスタ間転送を列挙して 次の状態を指定していることを意味します.詳しくは以下の書籍でご覧になれます:

高橋隆一:::Verilog HDLによるシステム開発と設計, 共立出版(2008)ISBN978-4-320-12222-2


静的オートマトン記述(SSMD)は,実施初年度以来,本情報工学実験と併設された「論理シミュレーション」という講義で指導をしていました.特にユニークなものだとは言わず,「これがVerilog HDLだ」という指導をしていました.が,上述した拙著で紹介している古典的なハードウエア記述言語DDLの記述スタイルであり,ハードウエア記述言語を研究していた筆者にしかできないVerilog HDLでは非常にユニークな記述スタイルでした.関係者にも資料を配布していました.

履修した学生たちは「Verilog HDLでアルゴリズムが書けるのは当たり前だ」という認識を持ちました.2008年度に至る13年間に及んだCity-1成功の背景には,この,Verilog HDLによるRTLでの動作記述がありました.詳しくはNEC主任時代の高橋隆一:オートマトン記述からの高位合成をご覧下さい.

拙著では,"CISC-1"という記述例で,世の中で言うRTL記述も扱っています.この前年にあたる実施初年度に,全員に配布した記述例です.ただしCISC-1はRTL記述だという以前に「結線論理マイクロコードマシン」になっていました.結線論理マイクロコードマシンは所謂RTL記述を,状態レジスタの符号化の点で工夫した記述です.結線論理マイクロコードマシンは何も考えないRTL記述より10%から20%は高速なことを私どもの研究室で確認済みです.結線論理マイクロコードマシンについても詳しくは拙著をご覧下さい.

拙著はVerilog HDLの本としては合成可能なパイプライン化を扱っている唯一の本でもあります.筆者には研究所に戻る以前に超LSI開発本部システム部でのパイプライン化についての技術調査の実務経験がありました.

City-1では完全なインターロック機構を搭載させることが教育的だと考えていました.完全なインターロック機構を搭載するということは機械語をどの順番で並べても期待どおり動作することを意味します.学生には「パイプライン化したことを機械語のプログラマに絶対に見せるな」と指導し,NOPでごまかすことを禁止しました.

実施2年目の詳細については下記でご覧になれます:

高橋 隆一,吉田 典可:
"完全なインターロックを行なうパイプラインCISC/RISCの設計教育"…概要
情報処理学会研究報告. 設計自動化研究会報告(1997)
IPSJ SIG Notes,Vol.97, No.103(19971028) pp. 97-104
(社団法人情報処理学会 ISSN:09196072)

Verilog HDLによるRTLでの動作記述(RISC-3Bなど)や構造記述(CISC-1など)をダウンロードされたい方は拙著 「Verilog HDLによるシステム開発と設計」のWEBサイトをご訪問下さい.

ハードウエア記述言語などについては下記でもご覧になれます:

高橋隆一:電子機器設計に活かすディジタル代数学,科学情報出版 (2013) ISBN978-4-904774-11-3


この本自体は電子機器設計で必要になる代数学の基本を網羅的に扱った著作になっています.筆者自身の実務経験や講義の経験を背景に,豊富な具体例を示している点が特徴的です.電子機器設計に関連するメーカーへの就職が内定した大学生や大学院生にお勧めです.


高橋隆一(たかはし・りゅういち)







高橋隆一のパーソナル・ホームページへ



マイクロコンピュータ設計教育環境City-1のホームページへ