マシンの概要
開発コード名	ｍａｒｕＣｃ１６（愛称：Ｌｉｍｉｔ‐Ｉ）
設計者	小鷹狩 晋 （共同製作者：吉田 哲生）
稼働日	１９９８年７月１７日（金）
設計方式	３段パイプラインＲＩＳＣ
命令形式	２アドレス方式１６ビット命令が１８個

セールスポイント
完全なインターロック機構搭載
内部割り込み機能搭載（オーバーフローに対応）
２の補数表示による負数表現

マシンの構成
レジスタ数	８ビット汎用レジスタ４個
算術論理演算回路	８ビットＡＬＵ１個
内部バス	８ビット３系統
外部バス	１６ビット命令バス ８ビットデータバスの２系統 （ハーバードアーキテクチャ）
主記憶	２５６×２バイト（命令メモリ） ２５６バイト（データメモリ）
ＣＰＵ動作可能最高周波数	４３．４７８ＭＨｚ（推定）
ＦＰＧＡ	Ｘｉｌｉｎｘ４０１０ＰＧ１９１ （４００中２５８ＣＬＢを使用）
周辺ＴＴＬ数	２８個（７４シリーズ）
入出力	トグルスイッチ２２個、ＬＥＤ１０個
アプリケーション	ユークリッドの互除法

設計製作日数
システム分析／設計	２週（実労１０日）
ＣＡＤ	６週（実労３０日）
ボードの設計／製作	２週（実労１０日）
デバッグ	４週（実労２０日）

コメント
すべてをCLOCK1に同期させたので、データメモリへの アクセスがうまくいかず、それを解決するのに苦労したが、それだけに 動いた時は嬉しかった。良い勉強をさせてもらったと思う。