この年は20万ゲート規模のFPGA(Xilinx Spartan II XC2S200-5PQ208C)を投入し，私を名指しで指導を受けたいと訪れたドイツからの留学生を受け入れました．
20万ゲートにふさわしく，4エントリのリオーダバッファを搭載したスーパースカラの記述例，RISC-3RB4を書き下して情報工学科の学部3年生全員に提供しました． RISC-3RB4は論理合成は可能だが完結してはおらず， Verilog HDLの10個のモジュールからなる2397行という記述量でした．
学生たちは規模の制約を解かれ，7人が乱発行の搭載に成功．6人は与えた記述では4だったリオーダバッファのエントリ数を6から8まで増やしました．8まで増やした1人は真のFIFOに書き換えていました．与えた記述では単純なリングバッファで実現していました．4人は多重パス実行相当の分岐遅延対策をしました．1人は論理回路でテーブルを作って計算をさせる機能を搭載し，7人が乗算命令を搭載し，3人がサブルーチン呼び出しを実現するなど多くの工夫がみられました．
20万ゲート規模のFPGA(PQ208C)をこの授業で半田付けさせることは不可能だと考え，新しいボードでは初めから貼付けておくことにしました．2班が壊しました．
20万ゲート規模のFPGAを壊した1班は従来の1万ゲートFPGA(XC4010EPG191)に切り替えてVLIWを稼働させることに成功しました． 新しいボードには従来のFPGA用のスロットも残していました．この2人については期限を1週間延長しました．
20万ゲート規模のFPGAを壊したもう1班(1人)はドイツからの留学生でした． 電源を入れたまま配線をデバッグしていたためでした．「名指しで指導を受けたいと遥々訪れたのにぃ」と私も落ち込みました．が，翌日，満面に笑みを浮かべて私を訪れた彼は自分のボードを救うユニークな方法を編み出してくれていました． この方法は後に彼の名をとって「レーコフの方法」と呼ばれるようになり，2年後には他の学生にも使われることになります．
2004年(平成16年)10月1日(金)のキックオフから2005年(平成17年)2月8日(火)までの15週間に履修登録した3年生52人中36人が課題のプログラムを走らせました． 約7割という達成率は20万ゲート規模のFPGAにした初年度にしては悪くない結果だと思いました．
この年は，私以外のスタッフとして，前年(2003年)にもTAをお願いしてM2（修士課程2年）になっていた南智史(みなみ・さとし)君とM1（修士課程1年)の三浦真一(みうら・しんいち)君の2人にTAを担当いただきました．
|
